PCIe 6.0，为大数据应用程序提供了高达256 GB/s的速度

负责研究和制定PCIe传输协议的PCI-SIG刚刚发布了PCI Express (PCIe) PCIe 6.0规范。此次PCIe 6.0规范的传输速度达到了64 GT/s，即256GB/s，与之前的PCIe 5.0规范相比带宽直接翻倍了。新的PCIe 6.0规范应用领域也十分广泛，主要针对数据中心、人工智能、机器学习、HPC等大数据应用，以及汽车、物联网、军事/航空航天等领域。

这是继 2019 年发布 PCIe 5.0 之后，PCIe的再次发布。新的PCIe 6.0规范也有了很多改变，，比如可以在 16 通道配置中实现 256GB/s 的数据速率。不过，其具体的应用还需要时间，因为即使是几年前发布的 PCIe 5.0 到目前为止都还没有被完全广泛使用。比如在嵌入式领域，我就看到最近发布的Alder Lake-S 桌面物联网处理器使用的是 PCIe 5.0 ，而Alder Lake 移动物联网处理器仍然还仅限于使用PCIe 4.0。

PCIe 6.0 的亮点：

• 64 GT/s 原始数据速率和高达 256 GB/s（通过 x16 配置）
• 具有 4 级 (PAM4) 信号的脉冲幅度调制，利用业界已有的 PAM4
• 轻量级前向纠错 (FEC) 和循环冗余校验 (CRC) 可减轻与 PAM4 信令相关的误码率增加
• 基于 Flit（流控制单元）的编码支持 PAM4 调制，并与 FEC 和 CRC 结合使用以实现双倍带宽增益
• 更新了 Flit 模式中使用的数据包布局，以提供附加功能并简化处理
• 低延迟和减少带宽开销。
• 保持与所有前几代 PCIe 技术的向后兼容性

能找到上图这个表格，我真的有点激动，这个表格真的很有用。因为一直以来，我总是对特定PCIe版本提供的速度和通道数感到困惑，有了这个表格，就解决了我的很多问题。

不过，我暂时应该不会写太多关于PCIe 6.0的文章。因为我介绍的大多数Arm处理器在几年前才开始配备PCIe 2.1接口，我记得应该是从2017年的全志H6开始的。而且PCIe的具体实施也并没有那么迅速。

另外，我再举一个例子，应该会在今年上市的瑞芯微RK3588八核处理器，其特点就是速度更快的4通道PCIe 3.0接口，可提供高达8GB/s的速度。而PCIe 3.0其实早在2010年就推出了。因此，如果新的PCIe 6.0规范在中端处理器中实施所需的时间能与PCIE 3.0相同的话，那么芯微RK3988处理器应该要在2032年发布了，到那时我一定会迫不及待地写一篇关于它的文章!

你们也可以在PCI-SIG 网站上找到有关 PCIe 6.0 的更多详细信息。

本文消息来源于Liliputing和Anandtech。